반도체 Senior PCIe Engineer
- 895
- 0
- 0
- 회사개요 : 5년업력 맞춤형 반도체 전문기업
- 경력레벨 : Senior, Lead
- 급여수준 : 협의
- 교육수준 : 학사
- 모집기간 : 채용시까지
반도체 Senior PCIe Engineer
▣ 회사소개
-5년업력 맞춤형 반도체 전문기업 (반도체 설계 및 비메모리용 제조기업) / 100명 이상규모이며 확실한 기술력 확보
- 차별화된 반도체 디자인 솔루션 파트너로서 혁신적 디자인 플래폼 기업
- 최근 1000억 이상 투자 유치 (반도체 슈퍼호황으로 폭발적 성장 가능 기업)
- 경기도 분당 야탑 근무
▣ 포지션
Senior PCIe Engineer
PCIe spec 에 대한 이해를 바탕으로 PCIe 컨트롤러 IP, PHY IP, 응용 로직을 integration 하여 subsystem 을 구성하고, 성공적인 과제 수행을 위해 implementation 엔지니어와 협업합니다.
또한, RTL/netlist 레벨 검증을 수행하고, 실리콘 검증/브링업을 지원합니다.
▣ 주요업무
- SoC spec 을 만족시킬 수 있는 PCIe subsystem 의 spec 결정 및 아키텍처 설계에 참여 합니다.
- PCIe 컨트롤러 IP 와 PHY IP 를 다루며, 필요한 응용 로직을 설계하여 PCIe subsystem RTL integration 을 수행합니다.
- PCIe spec 을 따르는 기능 측면의 검증과 PCIe 링크 성능 분석 수행, 문제점 파악, 개선 방안 도출을 수행합니다.
- PCIe IP 와 subsystem 구현을 위해 implementation 엔지니어에 가이드나 지원을 할 수 있습니다.
- PCIe electrical spec 을 기반으로 보드 설계 엔지니어에 가이드나 지원을 할 수 있습니다.
▣ 주요책임
- PCIe spec 에 기반하여 올바른 동작을 예상하고, spec 과 다른 동작을 찾아 낼 수 있음
- SoC spec 을 만족하기 위한 PCIe 링크 성능 및 구성을 제안할 수 있음
- 서드파티 IP 를 다룰 수 있고, 특히 PHY 에 대한 기본적인 이해가 있음
- AXI/PCIe 인터페이스에서 성능을 분석하고 문제점을 찾아 해결책을 제시할 수 있음
▣ 자격요건
- 기본적인 PCIe spec 에 대한 이해
- 고속 직렬 인터페이스에 대한 기본 이해 및 PHY 를 다루어 본 경험
- BUS(특히 AMBA)에 대한 이해
- Verilog 설계 및 System Verilog, UVM, VIP 기반의 검증 구조에 대한 이해
- Implementation flow 에 대한 이해 및 implementation 이슈를 설계 레벨에서 분석할 수 있는 능력
- Implementation 엔지니어와 보드 설계 엔지니어와 협업할 수 있는 기본적인 지식
- PCIe compliance test 관련 경험 우대
- 기타 SerDes, mixed signal IP 경험 우대
- 관련 경력 5 년 이상자 우대
▣ 접수방법
1. 이력서(사진첨부 / 연락처 및 희망 연봉기재)
2. 자기(경력)소개서(근무회사 소개 및 주요 경력업무 위주로 기재)
3. 가급적 MS-word 자료를 부탁드립니다.
※ 채용마감일이 따로 있지는 않으며 채용시 마감인 관계로 빠른 지원을 부탁드립니다.
▣ 담당자
헤드헌팅 전문주식회사 KoreaHR 변재웅 대표
· 웹사이트: http://koreahr.co.kr
· 연락전화번호 : 02-2038-3232
· 휴대폰 : 010-4007-5737
· 카카오톡 오픈채팅 : https://open.kakao.com/o/sW3keQK
· 명함주소 : http://koreahr.co.kr/card.jpg
· 메일주소 : job@koreahr.co.kr