Senior Principal PSI Simulation Engineer (On-chip & Off-chip)

* 주요 업무 내용 (Key Responsibilities)
- Integrated PSI Analysis: 칩(Die)-인터포저(Interposer)-패키지-기판을 잇는 전 구간의 SI/PI 통합 모델링 및 시뮬레이션 수행.
- On-chip PI/SI Verification: RedHawk, Totem 등을 활용한 Die 레벨의 IR Drop, Electromigration(EM), Crosstalk 분석 및 전력망(PDN) 최적화.
- Off-chip/Interconnect Analysis: HBM3/4, UCIe, PCIe Gen6+ 등 초고속 인터페이스의 신호 무결성 확보를 위한 채널 분석 및 최적 배선 룰 도출.
- Advanced Packaging Solution: 실리콘 인터포저 및 브릿지 구조에서의 TSV, Micro-bump 기생 성분 추출 및 고주파 전자기장(3D EM) 해석.
- Pre-layout Guideline Generation: 설계 초기 단계에서 PSI 가이드라인(배선 폭, 간격, 스택업, Decap 용량 등)을 수립하여 Design 리스크 사전 방지.
- Multi-physics Co-simulation: 전기적 특성(PSI)뿐만 아니라 열(Thermal) 및 응력(Mechanical)을 고려한 멀티피지스 최적화 및 신뢰성 검증.


* 자격 요건 (Qualifications)
- 학력: 전자공학, 반도체공학, 전자기학 관련 학사 학위 이상
- 경력: 반도체 SI/PI 시뮬레이션 분야 10년 이상의 실무 경력.
- Technical Skills:
o EDA Tools: Ansys (HFSS, SIwave, RedHawk), Cadence (Allegro, Sigrity, Clarity), Keysight (ADS) 중 2개 이상의 메인 툴 숙련자.
o Expertise: 전자기학 기반의 전송선로 이론(Transmission Line Theory), S-parameter 분석 및 임피던스 매칭에 대한 깊은 이해.
o Experience: 2.5D/3D 고집적 패키징 혹은 7nm 이하 미세 공정 On-chip PSI 프로젝트 수행 경험 필수.

* 우대 사항 (Preferred Skills)
- HBM(High Bandwidth Memory) 인터페이스 및 UCIe 기반 칩렛 설계 프로젝트 리딩 경험.
- SI/PI 자동화 분석을 위한 Python/Tcl/Skill 등의 스크립트 활용 능력.
- TSMC(CoWoS), Samsung(I-Cube) 등 주요 파운드리의 첨단 패키징 공정 및 디자인 하우스와의 협업 경험.
- 신호 전송 규격(IEEE, JEDEC)에 대한 표준화 활동 또는 깊은 통찰력.

근무지 : 분당 판교

워드 국문 이력서를 [email protected] 로 지원바랍니다.